3. Getting Started with the Xilinx tools

원문: http://warpproject.org/trac/wiki/GettingStarted/WARPv3/IntroToTools

WARP v3 Getting Started Exercises

Developing custom applications on WARP requires using design tools from Xilinx. These tools are sophisticated (i.e. they're complicated) and can be daunting to a new user. We've created some simple exercises that introduce the core tools most WARP users will use.

WARP에서 어떠한 사용자정의의 어플리케이션을 개발하기 위해서는 자일링스에서 제공하는 디자인툴을 사용해야 합니다. 이러한 툴은 매우 정교하지만 복잡하지는 않으며, 우리는 몇가지의 간단한 예제들을 제공합니다. 이 예제들은 핵심적인 툴들을 소개하면서 동시에 WARP 유저들이 빈번하게 사용하고 스터디 하게 될 것입니다.

Basic Design Structure

All WARP reference designs are built using the Xilinx Embedded Development Kit (EDK). The EDK enables construction of designs with both a processor, for running custom software, and custom hardware cores for real-time processing and connecting to off-chip hardware.

모든 WARP 레퍼런스 디자인은 자일링사의 내장 개발키드 (EDK)를 통해서 빌드됩니다. EDK는 사용자 정의 소프트웨어의 동작을 위한 절차와 사용자 정의형 하드웨어 기술들(실시간 처리 및 확장 하드웨어 연결) 등을 가능하게 해줍니다. 

그래서 EDK는 2가지의 주요 툴을 포함하는데, 

The EDK includes two primary tools:

- Xilinx Platform Studio (XPS): integrates the hardware cores for a design, including the MicroBlaze processor, memory, peripherals and interfaces for off-chip hardware

- Xilinx Software Development Kit (SDK): a full suite of software compilation and debugging tools for the MicroBlaze processor

자일링스 플랫폼 스튜디오 (XPS) 와 자일링스 소프트웨어 개발 키트 (SDK) 이다. 
XPS는 MCU와 메모리 주변 I/O 디자인을 위한 소트프웨어, SDK는 컴파일 및 디버깅 도구.

The basic structure of WARP reference designs is illustrated below.

WARP 레퍼런스 디자인의 기본적인 구조는 위의 그림과 같다.

The major components of this architecture are:

MicroBlaze soft processor: The MicroBlaze is a processor core implemented in the FPGA fabric and is supplied by Xilinx as part of the EDK. This processor replaces the hard PPC405 core familiar to users of WARP v1 and v2. WARP보드는 Virtex-6 FPGA 보드(마이크로 블레이즈를 사용하는)위에 올라가서 구동된다. 즉 상위 어플레케이션 단은 WARP (FPGA를 제어한다) 지만 실질적인 구현은 FPGA를 통해서 실행된다. 여기선 1세대 2세대 와프의 CPU 코어 패밀리에 대해서 간략히 이야기 한다.

Memories: the Virtex-6 FPGA includes a large number of "block RAMs", or internal RAM blocks which can be interconnected to form arbitrarily sized memory areas accessible to the MicroBlaze. These block RAMs are used for cache, instruction and data storage. 사용되는 메모리는 블락 타입의 램 또는 내부 메모리를 마이크로 블레이즈 CPU를 구동 및 돕기 위해서 사용된다. 블락 메모리는 주로 명령구문 처리와 데이터 저장/캐시 를 위해서 사용된다.

Processor bus: a standard bus connects the MicroBlaze to each core in the system. Current reference designs use a bus called PLB; future designs will migrate to the newer AXI standard. 프로세서 명령어들이 이동하는 통로인 버스는 시스템안에서 각각의 코어와 CPU에 연렬된다. 이러한 버스는 PLB로 불리우며 현재 데이터 및 명령등이 이동하는 통로로 사용된다.

Peripheral cores: a collection of peripheral cores compose every hardware design. Some are provided by Xilinx (like the UART and Ethernet MAC). We have designed others (like the WARP v3 user I/O and radio interface cores).병렬 코어들은 모든 하드웨어를 구성하는 디자인으로 사용됐다. 유아트나 이더넷 맥이 제공되었다.

Off-chip resources: these blocks represent the other hardware on WARP v3 besides the FPGA, like the radio interfaces, FTDI USB-UART transceiver and Marvell Ethernet PHYs Off 칩은 기존의 통합 MCU에서 많이 쓰던 온칩과는 반대로 칩안에 모든 연산 입출력 저장장치가 모두 들어있는 형태가 아니라 따로 구성되어있는 형태를 의미한다. 따라서 이들은 다른 보드에 올려져있고 이는 어떠한 연결된 버스에 의해서 제어되고 해당 버스는 USB형 변환된 유아트나 이더넷등으로 명령어가 이동하여 제어된다.

The MicroBlaze processor and connected cores are all implemented in the FPGA fabric using XPS. The output of the XPS flow is a "bitstream" with the fully synthesized and implemented hardware design. This bitstream integrates the MicroBlaze, the standard peripheral cores, your custom cores, I/O assignments and clock configurations. However the MicroBlaze instruction and data memories are blank in this bitstream.

The XPS-generated bitstream (and its associated hardware specification) is the starting point for an SDK project. The SDK compiles custom code for the MicroBlaze, along with drivers for the various cores included in the XPS hardware design. The output of this process is an "elf" file, the software binary ready for execution by the MicroBlaze. The elf binary is combined with the XPS-generated bitstream to program the FPGA with the final hardware+software design.

지금까지 기본적인 소프트웨어와 와프의 구조 및 제어방식에 대해서 설명하였다, 이제는 실질적인 연습코드를 사용하여 제어를 진행해보자. 앞서 이야기 했듯이 와프의 제어를 위해서는 자일링스에서 제공하는 개발툴이 필요하다. 이것이 자일링스 플랫폼 스튜디오 XPS이고, 이안에 자일링스 SDK가 설치되어서 와프와 연결되어 효과적으로 제어할 수가 있게 된다.