도닦는공돌이

제너다이오드 (Zener Diode)

제너다이오드는 주로 직류전원의 전압 안정화에 사용된다.

음극 : Cathode

일반다이오드는 역방향 전압을 걸어주게 되면 항복전압전까지 미세전류(누설전류)만 흐를뿐 실질적으로 다이오드는 내부의 전자흐름을 차단하였다. 하지만 제너다이오드는 이런동작을 역으로 생각하여 역방향 항복영역에서 동작하도록 설계 되었다. 

제너다이오드의 역방향 항복에는 애벌랜치항복과 제너항복 2가지 형태가 있다.  애벌랜치는 앞서설명하였기에 생략하겠다.

제너항복은 제너다이오드에서 낮은 역방향 전압을 인가시켰을때 발생된다. 만약 높은 역방향 전압을 인가하면 애벌랜치 항복이 발생하여 일반다이오드처럼 파괴된다. 그리고 순방향 전압(바이어스)를 인가하면 똑같이 0.7V의 장벽전위가 발생한다.

어쨌든 핵심은 낮은 역방향전압(제너전압이라고함) 을 인가하였을때 역방향전류가 발생하며 (이를 제너전류라함) 제너항복이 발생된다. 제너항복전압이 낮은 전압에서 걸리도록 불순물의 도핑농도를 크게 하였으며 그 결과 가전자대역의 전자를 끌어와 전류를 생성할만큼 강한 전계를 만들수가 있다.

그래서 제너다이오드는 "정전압조정기"로써의 큰 특징을 지니며 이는 제너다이오드 양단의 전압을 일정하게 유지시킬수있다는 뜻이다. 즉, 입력전압이 변동된다고 가정하자. 그래서 제너다이오드를 통해서 전압이 출력되도록하면 일정한계수준의 제너전류까지 제너다이오드는 정전압을 출력시킨다. 이것이 바로 제너다이오드이다.

정전압조정을 위하여 다이오드가 항복을 유지하도록 최선의 역방향전류 IZK(제너무릎전류) 가 유지되어야 하며 IZM제너최대전류를 넘어서면 제너다이오드는 파괴된다.(애벌랜치항복이 일어난다) 그리고 명목상 제너전압전압을 Vz 제너시험전류라고 부른다.

먼저 FET은 앞서 설명한 트랜지스터와 똑같다! 단지 한가지 다르다면 트랜지스터는 전자전류, 정공전류를 사용하는 바이폴라접합이지만  FET은 하나의 전하반송자만을 이용하는 단극소자라는 점이다.

또한, FET은 전류가 아닌 전압을 증폭시키며 스위치로써의 특성도 뛰어나기때문에 전자스위치로도 많이 쓰인다. 

먼저 BJT와 비교를 통해서 설명을 하겠다.

BJT는 베이스단자를 통해 전류로 전류를 제어하지만 FET은 게이트 단자를 통해 전압으로 전류를 제어한다.

C컬렉터 - D 드레인

E이미터- S 소스

B베이스 - G 게이트

BJT의 채널은 NPN / PNP형태가 있지만 FET은 N채널과 P채널이 있다. 전류의 전도현상에 참여하는것이 정공이면 P,  자유전자이면 N으로 나눈 것이 채널이다.

FET이 BJT보다 잘 이용되고 있는 이유는 바로 제조가 간편하기 때문이다. 따라서 단가가 싸지기때문에 많은 공정에서 사용된다.

또한 입력임피던스가 크며 온도에 덜 예민하여 BJT와 비교가 된다. 또한 동작의 해석이 단순하다.

[동작해석은 아메리카노님의 블로그 참조] http://blog.naver.com/lws8661?Redirect=Log&logNo=10150907947

FET 종류중 하나인 JFET 에 대해서 알아보고 또 동작원리에 대해서 살펴보겠습니다.

앞서 말씀 드렸듯이 FET의 동작원리는 BJT와 다릅니다.

JFET은 위와 같은 모습을 하고 있습니다. 보시면 하늘색 부분이 N 채널 이라고 적혀있습니다.

P형 반도체도 있지만 전자 혹은 정공이 전도현상에 참여하게 되는 것은 이 하늘색 부분입니다.

우선 D에 (+), S에 (-)를 걸어 줍니다. 그러면 N채널일 경우 전류는 D -> S로 흐를 것입니다.

N채널을 통해서 말이죠, 이 N채널 물질은 드레인에서 소스까지의 전류 통로를 제공합니다.

이 때 흐르는 전류는 N채널 물질의 저항에 의해서 결정이 될 것입니다.

게이트부분을 보시면 P형 반도체로 되어있습니다. 게이트에 (-)전압을 인가해보겠습니다. (그러면 게이트와 소스가 연결되어있으므로 +극은 소스로 넣어지게 됩니다.)

그리고 보니 이렇게 게이트에 (-), 소스에 (+)를 걸어주니 다이오드에 PN접합에서 역방향바이어스랑 똑같은 상황이군요!

네, 맞습니다. 이렇게 연결하면 역방향바이어스가 됩니다. 그러면 공핍층이 커질 테지요.

위에 Depletion Region 이 바로 공핍층입니다. 이렇게 게이트에 전압을 점점 더 올려주게 되면 공핍층의 두께는 커지게 되어서 서로 맞붙게 됩니다.

게이트에 (+)전압이 아닌 (-)전압을 걸어주어 역방향 바이어스를 만드는 이유는 바로 이 게이트 전압제어로 인한 공핍층의 변화를 주어서 JFET의 전류를 제어하기 위함입니다.

위 그림을 보시면 공핍층이 결국 만나게 되는데요 이 두 공핍층이 만나는 것을 핀치오프라고 합니다. 그때의 드레인 전압 VD를 핀치오프 전압 VP라고 합니다.

근데 이상한게 하나있습니다. 유독 드레인쪽으로 공핍층이 몰리는 것을 볼 수 있는데요.

이것은 드레인의 (+)전압이 걸리는 N형 반도체와 게이트의 (-)전압이 걸리는 P형반도체의 역방향바이어스로 인해서 드레인쪽으로 쏠리는 현상이 일어난다고 생각하시면 됩니다.

정리하면 게이트 전압이 곧 JFET의 전류를 제어하는 것입니다. JFET은 이렇게 동작원리를 이해하시면 됩니다.

[동작해석2은 아메리카노님의 블로그 참조] http://blog.naver.com/lws8661?Redirect=Log&logNo=10151545068

오늘은 JFET의 동작원리 나머지 부분을 좀 더 이야기 해볼게요.

JFET의 동작의 중점은 게이트 전압의 변화, 즉 Vgs에 의해서 전류를 제어하는 것이었죠.

위의 그림에서 보시다시피 Vgs의 역방향 바이어스로 공핍층을 증가시켜 전류를 제어합니다.

자~ 그렇다면 JFET의 전압곡선 그래프를 한번 살펴보겠습니다.

위의 그래프를 보시면 x축은 Vds(드레인과 소스 사이의 전압), y축은 Id(드레인 전류)이고 그에 따른 Vgs 값에 따른 곡선을 나타낸 것입니다. JFET의 드레인 특성곡선이죠.

Vgs를 고정시킨 후 Vds값을 올릴 때 Id의 변화값을 살펴본 그래프라고 이해하시면 됩니다.

그러니까 드레인과 소스사이의 전류 Id는 게이트의 전압인 Vgs의 영향을 받는 것임을 알 수 있는 거죠.

어쨌든 Vgs의 상태를 한번 살펴봅시다. Vgs의 값이 커질수록 Id는 작아지는 것을 볼 수 있습니다. 앞에 (-)가 붙은 이유는 Vgs가 역방향 바이어스로 연결됐기 때문입니다.

그러다가 Vgs의 값이 –1.2V쯤에서 Id가 0이 됩니다.

Vgs의 값이 증가할수록 공핍층이 늘어나서 결국 Id의 값이 줄어드는 겁니다.

근데 이상한 점은 어느 순간 Id는 증가를 멈추고 일정하게 유지가 됩니다.

(이것을 Id가 포화가 됐다고 합니다. 핀치오프영역에 들어선거죠. 그 전까지는 공핍층은 저항역할을 하여 옴의법칙과 같은 선형성을 보여줍니다.)

 Vgs가 일정할 때 Vds를 증가시키면 분명 Id의 값은 계속 증가를 해야 되는데 말이죠.

즉, Vgs이 일정하더라도 Vds의 증가에 의해서도 공핍층이 늘어나게 된다는 겁니다.

Vds의 증가는 공핍층을 증가시켜 곧 핀치오프를 가져옵니다. 그래프에서 일정하게 유지가 되는 시점은 핀치오프 상태이며 이때의 Vd전압을 핀치오프전압이라고 합니다.

핀치오프가 된 시점에서는 Vds에서 아무리 전압을 높여주더라도 같은 양의 전류가 흐르는 것입니다.

여기서 헷갈려 하시는 분들이 있는데 Vgs의 증가에 따른 공핍층은 두께가 두꺼워져 전류를 감소시키는 것이라고 이해하시면 됩니다.

예를 한번 들어보죠. 톨게이트를 생각해보세요. 차량들이 톨게이트를 지나갑니다. 이때 좁은 톨게이트로는 차량이 일정한 양으로 지나갈 수밖에 없습니다. 아무리 차량의 수(Vds)가 증가해도 좁아진 통로에서 일정한 양(Id가 포화되는 시점)으로 유지되는 겁니다. 이해가 좀 되셨나요?

----------------------------------------------------------------------------------------------------------------------

네이버블로그의 아메리카노님이 너무 정리를 잘 해놓으셔서...달리 할말이 없다...

전력증폭기란 대신호 증폭기이다. 일반적으로 스피커나 송신 안테나에 신호 전력을 제공하기위해서 최종단에 적용된다.

그리고 실제적의미가 전력이 증폭되는것이 아니라 입력신호에 대해서 증폭해준다는 의미이다.

아래의 구분은 동작전압(바이어스 전류)를 얼마나 그리고 어떻게 거는가에 따라서 구분한것이다.

B급은 NPN과 PNP TR을 상보대칭형으로 구성하여 +신호는 NPN에서 - 신호는 PNP에서 부담하게끔 만든것으로

입력신호가 없으면 소비전류도 없습니다. 다만 이경우 입력신호가 낮은 경우 두 TR모두 OFF 상태이기 때문에

0점부근을 지날때 왜율이 발생합니다. 이를 크로스오브 왜율이라 합니다.

이를 보완하여 신호가 없을때도 약간의 아이들링 전류를 흘려줘 크로스오브 왜율을 없앤 BIAS방식이 AB급 

입니다. 오디오에 사용하는 앰프의 90%이상은 이방식을 사용합니다.

C급은 역 BIAS를 걸어줘 낮은 입력신호에서는 동작하지 않는 경우인데, 일반 AMP에서는 사용하지 않고, 진폭에 상관없는 FM 신호 증폭과 같은 RF 증폭에 주로 사용됩니다. 

1. A급 :전구간이 선형 영역에서 동작하는 증폭기의 형태

입력신호에 대해 증폭된 출력신호가 선형영역이 되도록 바이어스된 증폭기가 A급증폭기이다.

동작점이 1/2*VCC가 되게끔 한것으로 항상 콜렉터 전류가 흐르는 형태이다. 하지만 효율이 나빠서 최대효율이 약 25%미만..실제 효율은 9%미만이라서 소신호 증폭외에는 사용하지 않는다.

동작점 : 그래프의 중간이기때문에 신호가 짤리지 않는다. (최대 A급신호는 교류부하선의 중앙에 Q점이 있을때이다)

2. B급 : 입력의 반주(180도)동안만 선형으로 동작하는 형태

입력주기의 180도에 대해 직선영역에서 동작되고 나머지 180도에서 차단되도록 바이어스된 형태.

AB급은 180도보다 더 많은 영역에서 동작되는 특징을 가지고 있다.

장점 :  A급보다 주어진 입력전력의 크기보다 더욱 큰 출력전력을 얻을수 있다. (효율이 높다)

단점 : 입력파형의 충실한 재현을 위한 회로구성이 어렵다. 

         직류 베이스 전압이 0 일때 TR이 도통하려면 입력신호전압이 Vbe보다 커야 한다. 그래서 입력신호의 (+),(-)의 교번시간 간격으로 인해서 교차일그러짐이 나타난다. = 왜곡된 출력

형태 -  변압기결합형 

       - 상보형 대칭 트랜지스터 : 직류 베이스 바이어스 전압이 없다.신호전압에 의해 TR만 도통된다.

Why did distortion occur? P-N접합때문에 0.7V의 전압강하차가 발생하기 때문에.

동작점 : 그래프의 아래에 위치함

**푸시풀 : 두개의 TR이 반주기마다 번갈아가며 입력신호를 출력에서 재생산하는 AB,B급을 일컫는 말이다. **

3. C급 :입력주기에서 아주 작은 부분에서만 동작하는 증폭기의 형태 

가장 높은 효율을 얻을수 있다. 그러나 선형증폭기로는 사용하지 않는다. 왜냐하면 출력진폭이 입력에대해서 비선형적이기 때문이다. 차단점 이하에서 바이어스된다. 최대효율은 100%이다. 전력소모가 적고 출력전력이 크다.

4. AB급 : 약한 도통상태로 바이어스되는 증폭기 형태

a급 동작은 왜곡이 적은 이점이 있고, b급은 효율이 높은 이점이 있다. ab급 동작은 이들 양단의 절충형이라 볼 수 있다. q점은 차단점보다 약간 위쪽에 있어서 동작영역이 선형영역의 아래쪽 경계(왜곡되지 않는 곳)까지 미친다. 그러므로 트랜지스터는 입력파형의 50%보다 약간 더 많은 시간동안 0이 아닌 컬렉터 전류를 흘린다. 이런 바이어스상태를 ab급이라 한다. 이 증폭기 역시, 전주기 출력을 얻기 위해서는 푸시-풀 동작이 필요하지만, 직류바이어스점이 더 좋은 전력효율을 갖는 영기저전류레벨에 더 가깝다. ab급 동작의 출력신호 스윙은 a급이나 b급 그 어느 쪽도 아니다.

순수한 B지점에서 순수한 B급 증폭기에서 발견되는 교차 일그러짐을 제거했다.