[전자회로_PEARSON Electronic Devices] 8. 전계효과 트랜지스터

먼저 FET은 앞서 설명한 트랜지스터와 똑같다! 단지 한가지 다르다면 트랜지스터는 전자전류, 정공전류를 사용하는 바이폴라접합이지만  FET은 하나의 전하반송자만을 이용하는 단극소자라는 점이다.

또한, FET은 전류가 아닌 전압을 증폭시키며 스위치로써의 특성도 뛰어나기때문에 전자스위치로도 많이 쓰인다. 

먼저 BJT와 비교를 통해서 설명을 하겠다.

BJT는 베이스단자를 통해 전류로 전류를 제어하지만 FET은 게이트 단자를 통해 전압으로 전류를 제어한다.

C컬렉터 - D 드레인

E이미터- S 소스

B베이스 - G 게이트

BJT의 채널은 NPN / PNP형태가 있지만 FET은 N채널과 P채널이 있다. 전류의 전도현상에 참여하는것이 정공이면 P,  자유전자이면 N으로 나눈 것이 채널이다.

FET이 BJT보다 잘 이용되고 있는 이유는 바로 제조가 간편하기 때문이다. 따라서 단가가 싸지기때문에 많은 공정에서 사용된다.

또한 입력임피던스가 크며 온도에 덜 예민하여 BJT와 비교가 된다. 또한 동작의 해석이 단순하다.

[동작해석은 아메리카노님의 블로그 참조] http://blog.naver.com/lws8661?Redirect=Log&logNo=10150907947

FET 종류중 하나인 JFET 에 대해서 알아보고 또 동작원리에 대해서 살펴보겠습니다.

 

앞서 말씀 드렸듯이 FET의 동작원리는 BJT와 다릅니다.

  

JFET은 위와 같은 모습을 하고 있습니다. 보시면 하늘색 부분이 N 채널 이라고 적혀있습니다.

P형 반도체도 있지만 전자 혹은 정공이 전도현상에 참여하게 되는 것은 이 하늘색 부분입니다.

 

우선 D에 (+), S에 (-)를 걸어 줍니다. 그러면 N채널일 경우 전류는 D -> S로 흐를 것입니다.

N채널을 통해서 말이죠, 이 N채널 물질은 드레인에서 소스까지의 전류 통로를 제공합니다.

이 때 흐르는 전류는 N채널 물질의 저항에 의해서 결정이 될 것입니다.

 

 

게이트부분을 보시면 P형 반도체로 되어있습니다. 게이트에 (-)전압을 인가해보겠습니다. (그러면 게이트와 소스가 연결되어있으므로 +극은 소스로 넣어지게 됩니다.)

그리고 보니 이렇게 게이트에 (-), 소스에 (+)를 걸어주니 다이오드에 PN접합에서 역방향바이어스랑 똑같은 상황이군요!

네, 맞습니다. 이렇게 연결하면 역방향바이어스가 됩니다. 그러면 공핍층이 커질 테지요.

위에 Depletion Region 이 바로 공핍층입니다. 이렇게 게이트에 전압을 점점 더 올려주게 되면 공핍층의 두께는 커지게 되어서 서로 맞붙게 됩니다.

게이트에 (+)전압이 아닌 (-)전압을 걸어주어 역방향 바이어스를 만드는 이유는 바로 이 게이트 전압제어로 인한 공핍층의 변화를 주어서 JFET의 전류를 제어하기 위함입니다.

 

 

위 그림을 보시면 공핍층이 결국 만나게 되는데요 이 두 공핍층이 만나는 것을 핀치오프라고 합니다. 그때의 드레인 전압 VD를 핀치오프 전압 VP라고 합니다.

 

근데 이상한게 하나있습니다. 유독 드레인쪽으로 공핍층이 몰리는 것을 볼 수 있는데요.

이것은 드레인의 (+)전압이 걸리는 N형 반도체와 게이트의 (-)전압이 걸리는 P형반도체의 역방향바이어스로 인해서 드레인쪽으로 쏠리는 현상이 일어난다고 생각하시면 됩니다.

 

정리하면 게이트 전압이 곧 JFET의 전류를 제어하는 것입니다. JFET은 이렇게 동작원리를 이해하시면 됩니다.

[동작해석2은 아메리카노님의 블로그 참조] http://blog.naver.com/lws8661?Redirect=Log&logNo=10151545068

오늘은 JFET의 동작원리 나머지 부분을 좀 더 이야기 해볼게요.

JFET의 동작의 중점은 게이트 전압의 변화, 즉 Vgs에 의해서 전류를 제어하는 것이었죠.

 

 

위의 그림에서 보시다시피 Vgs의 역방향 바이어스로 공핍층을 증가시켜 전류를 제어합니다.

자~ 그렇다면 JFET의 전압곡선 그래프를 한번 살펴보겠습니다.

 

  

 

위의 그래프를 보시면 x축은 Vds(드레인과 소스 사이의 전압), y축은 Id(드레인 전류)이고 그에 따른 Vgs 값에 따른 곡선을 나타낸 것입니다. JFET의 드레인 특성곡선이죠.

 

Vgs를 고정시킨 후 Vds값을 올릴 때 Id의 변화값을 살펴본 그래프라고 이해하시면 됩니다.

그러니까 드레인과 소스사이의 전류 Id는 게이트의 전압인 Vgs의 영향을 받는 것임을 알 수 있는 거죠.

 

어쨌든 Vgs의 상태를 한번 살펴봅시다. Vgs의 값이 커질수록 Id는 작아지는 것을 볼 수 있습니다. 앞에 (-)가 붙은 이유는 Vgs가 역방향 바이어스로 연결됐기 때문입니다.

그러다가 Vgs의 값이 –1.2V쯤에서 Id가 0이 됩니다.

Vgs의 값이 증가할수록 공핍층이 늘어나서 결국 Id의 값이 줄어드는 겁니다.

 

근데 이상한 점은 어느 순간 Id는 증가를 멈추고 일정하게 유지가 됩니다.

 

(이것을 Id가 포화가 됐다고 합니다. 핀치오프영역에 들어선거죠. 그 전까지는 공핍층은 저항역할을 하여 옴의법칙과 같은 선형성을 보여줍니다.)

 

 Vgs가 일정할 때 Vds를 증가시키면 분명 Id의 값은 계속 증가를 해야 되는데 말이죠.

즉, Vgs이 일정하더라도 Vds의 증가에 의해서도 공핍층이 늘어나게 된다는 겁니다.

Vds의 증가는 공핍층을 증가시켜 곧 핀치오프를 가져옵니다. 그래프에서 일정하게 유지가 되는 시점은 핀치오프 상태이며 이때의 Vd전압을 핀치오프전압이라고 합니다.

핀치오프가 된 시점에서는 Vds에서 아무리 전압을 높여주더라도 같은 양의 전류가 흐르는 것입니다.

 

여기서 헷갈려 하시는 분들이 있는데 Vgs의 증가에 따른 공핍층은 두께가 두꺼워져 전류를 감소시키는 것이라고 이해하시면 됩니다.

 

예를 한번 들어보죠. 톨게이트를 생각해보세요. 차량들이 톨게이트를 지나갑니다. 이때 좁은 톨게이트로는 차량이 일정한 양으로 지나갈 수밖에 없습니다. 아무리 차량의 수(Vds)가 증가해도 좁아진 통로에서 일정한 양(Id가 포화되는 시점)으로 유지되는 겁니다. 이해가 좀 되셨나요?

 

[출처] JFET의 동작원리(2)|작성자 아메리카노

----------------------------------------------------------------------------------------------------------------------

네이버블로그의 아메리카노님이 너무 정리를 잘 해놓으셔서...달리 할말이 없다...